Разработка микросхем кодера и декодера CI-BCH


Авторы

Волков А. С.*, Солодков А. В.**, Захаров И. А.***

Национальный исследовательский университет «Московский институт электронной техники», площадь Шокина, 1, Москва, Зеленоград, 124498, Россия

*e-mail: leshvol@mail.ru
**e-mail: solodkov_aw@mail.ru
***e-mail: wanueschok@mail.ru

Аннотация

В работе описана разработка микросхем кодера и декодера CI-BCH (Continuously Interleaved BCH) для систем высокоскоростной передачи данных. Разработано Verilog-описание кодера и декодера, выполнен синтез в стандартных ячейках и синтезирована топология микросхем. Основные параметры разработанной микросхемы: 30 и 150 тыс. стандартных ячеек для кодера и декодера соответственно, тактовая частота до 100 МГц, пропускная способность 1,6 Гбит/с. Показано, что разработанный декодер обладает невысокой аппаратной сложностью и может быть интегрирован в состав систем-на-кристалле (SoC).

Ключевые слова:

CI-BCH, кодер, декодер, FEC, Verilog, стандартные ячейки, топология

Список источников

  1. Fejjari A., et al. A Review of Anomaly Detection in Spacecraft Telemetry Data // Applied Sciences. – 2025. – vol. 15, no. 10. DOI: 10.3390/app15105653. URL: https://www.mdpi.com/2076-3417/15/10/5653 (дата обращения: 10.10.2025).
  2. Козлов И. В., Набоков С. А., Смирнов А. С. Программа имитационного моделирования цифровых радиолиний передачи данных // Труды МАИ. Вып. 45. URL: https://trudymai.ru/upload/iblock/1cc/programma-imitatsionnogo-modelirovaniya-tsifrovykh-radioliniy-... (дата обращения: 10.10.2025).
  3. Горностаев А. И. Меры по ослаблению помех на уровне проектирования измерительной системы космических аппаратов // Космическое приборостроение. 2022. – Т. 6, № 4 (42). с. 287-302. DOI 10.26732/j.st.2022.4.08. АО «Информационные спутниковые системы» им. акад. М. Ф. Решетнёва» (Железногорск).
  4. Handbook on Radiocommunication for Space Research (SRS). // ITU-R. Geneva, 2013. URL: https://www.itu.int/dms_pub/itu-r/opb/hdb/R-HDB-43-2013-OAS-PDF-R.pdf
  5. Volkov A., Sviridov I. Construction of Algebraic Convolutional Codes Based on Reed-Solomon Generator Polynomials // Systems of Signal Synchronization, Generating and Processing in Telecommunications (SYNCHROINFO 2024): Proceedings of the International Conference, Vyborg, Russian Federation, 2024. – pp. 1-6. – DOI: 10.1109/SYNCHROINFO61835.2024.10617742.
  6. Исследование помехоустойчивости систем неортогонального множественного доступа NOMA с разделением по шаблонам / М. Г. Бакулин, Т. Б. К. Бен Режеб, В. Б. Крейнделин и др. // Электросвязь. – 2023. – № 4. – с. 11-17.
  7. Шевцов В. А., Богданов А. С. Исследование современных адаптивных алгоритмов декодирования сверточных кодов // Информационно-измерительные и управляющие системы. – 2006. – Т. 4, № 11. – с. 65-67. – EDN VRPDOA.
  8. Волков А. С., Крейнделин В. Б. Алгоритмы кодирования алгебраических недвоичных каскадных сверточных кодов уменьшенной сложности // T-Comm: Телекоммуникации и транспорт. – 2024. – Т. 18, № 3. – с. 11-18. – DOI: 10.36724/2072-8735-2024-18-3-11-18. – EDN: YWVJBK.
  9. Scholten M., Coe T., Dillard J., Chang F. Enhanced FEC for 40G/100G // Proceedings of the European Conference on Optical Communication (ECOC). – Vitesse Semiconductor, 2009. – 12 p.
  10. Кузнецов В. С., Волков А. С., Солодков А. В., Лоос В. В. Разработка кодека троичного кода // Труды МАИ. – 2024. – № 139. URL: https://trudymai.ru/published.php?ID=183459 (дата обращения: 10.10.2025).
  11. ITU-T. Recommendation G.975.1: Forward error correction for high bit-rate DWDM submarine systems. – Geneva: International Telecommunication Union, 2004. – 52 p.
  12. Lin S., Costello D. J. Jr. Channel Codes: Classical and Modern. – Cambridge: Cambridge University Press, 2009. – 885 p. – ISBN 978-0-521-89596-4.
  13. Scholten M., Coe T., Dillard J. Continuously-Interleaved BCH (CI-BCH) FEC delivers best in class NECG for 40G and 100G metro applications // Proceedings of the Optical Fiber Communication Conference (OFC/NFOEC 2010). – Optical Society of America, 2010. – Paper NTuB3.
  14. Yu F., Li M., Stojanovic N., Xie C., Xiao Z., Li L. FPGA Demonstration of Stretched Continuously Interleaved BCH Code with Low Error Floor for Short-Range Optical Transmission // Optical Fiber Communication Conference: OSA Technical Digest (online). – Optica Publishing Group, 2017. – Paper W1J.5. – URL: https://opg.optica.org/abstract.cfm?URI=OFC-2017-W1J.5 (дата обращения: 10.10.2025).
  15. Rieger M. Application Specific Integrated Circuits (ASICs) // The Electronic Design Automation Handbook / ed. by M. Rieger. – Boston: Springer, 2003. – с. 384-397. – DOI: 10.1007/978-0-387-73543-6_16.
  16. Azadet K., Haratsch E. F., Kim H., Saibi F., Saunders J. H., Shaffer M., Song L., Yu M.-L. Equalization and FEC Techniques for Optical Transceivers // IEEE Journal of Solid-State Circuits. – 2002. – vol. 37, no. 3. – pp. 317-327. – DOI: 10.1109/4.987099. 
  17. Волков А. С., Солодков А. В. Разработка топологии интегральной микросхемы кодека алгебраического сверточного кода // Труды МАИ. – 2023. – № 133. – URL: https://trudymai.ru/published.php?ID=183205 (дата обращения: 10.10.2025). – EDN: PJKLFV.
  18. Shi Y. Q., Zhang X. M., Ni Z.-C., Ansari N. Interleaving for Combating Bursts of Errors // IEEE Circuits & Systems Magazine. – 2004. – vol. 4, no. 1. – pp. 29-42. DOI: 10.1109/MCAS.2004.1286985. – URL: https://web.njit.edu/anl/papers/04CASMag.pdf (дата обращения: 10.10.2025).
  19. Scholten M., Coe T., Dillard J. Continuously-Interleaved BCH (CI-BCH) FEC delivers best-in-class NECG for 40G and 100G metro applications // Proceedings of the Optical Fiber Communication Conference (OFC/NFOEC 2010). – Optical Society of America, 2010. – Paper NTuB3. – URL: https://opg.optica.org/abstract.cfm?uri=OFC-2010-NTuB3 (дата обращения: 10.10.2025).
  20. Roth C. H., John L. K., Lee B. K. Digital Systems Design Using Verilog. – Boston: Cengage Learning, 2015. – 824 p. – ISBN 978-1-305-25333-3.
  21. Mohammad M. An 8b/10b Encoding Serializer/Deserializer (SerDes) Circuit for High Speed Communication Applications Using a DC Balanced, Partitioned Block, 8b/10b Transmission Code // International Journal of Electronics and Electrical Engineering, April, 2015. – vol. 3, no. 2. URL: https://www.researchgate.net/profile/Mohammad-Maadi/publication/263469266_An_8b10b_Encoding_Serializ... (дата обращения: 10.10.2025).
  22. Shi Y. Q., Zhang X. M., Ni Z. C., Ansari N. Interleaving for Combating Bursts of Errors // IEEE Circuits & Systems Magazine. – 2004. – vol. 4, no. 1. – pp. 29-42. – DOI: 10.1109/MCAS.2004.1286985.
  23. Huffman W. C., Pless V. Fundamentals of Error-Correcting Codes. Cambridge: Cambridge University Press, 2003. – 646 p. – ISBN 0-521-78280-5.
  24. Волков А. С. Разработка имитационной модели канала с группирующимися ошибками // Труды МАИ: сетевое научное издание. – М.: МАИ, 2023. – № 128. – 31 с. – DOI: 10.34759/trd-2023-128-12. – URL: https://trudymai.ru/published.php?ID=183120 (дата обращения: 10.10.2025).
  25. Sklar B. Digital Communications: Fundamentals and Applications: монография. – 2nd edition – Upper Saddle River: Prentice Hall, 2001. – 1104 p. – ISBN 0-13-084788-7.
  26. Прокис Дж. Г. Цифровая связь – 4-е изд. – М.: Радио и связь, 2006. – 928 с.
  27. Свидетельство о государственной регистрации топологии микросхемы № 2025630088 Российская Федерация. Топология интегральной микросхемы приемопередатчика с троичным помехоустойчивым кодом и модуляцией на троичном базисе: заявл. 28.03.2025: опубл. 04.04.2025 / А. С. Волков, В. В. Лоос, А. В. Витвинов. – EDN IJISNA.
  28. Свидетельство о государственной регистрации топологии интегральной микросхемы № 2025630088 РФ. Топология интегральной микросхемы приемопередатчика с троичным помехоустойчивым кодом и модуляцией на троичном базисе: заявл. 28.03.2025: опубл. 04.04.2025 / А. С. Волков, В. В. Лоос, А. В. Витвинов. – EDN: IJISNA.
  29. Свидетельство о государственной регистрации топологии интегральной микросхемы № 2024630220 РФ. Микросхема блоков модема на основе алгебраического сверточного кода: № 2024630217: заявл. 15.10.2024; опубл. 21.10.2024 / И. А. Свиридов, А. С. Волков, А. В. Солодков [и др.]; заявитель: Национальный исследовательский университет «Московский институт электронной техники». – EDN: LFMEBY.
  30. Свидетельство о государственной регистрации топологии интегральной микросхемы № 2023630211 РФ. Топология микросхемы совмещенного кодека алгебраического сверточного и блокового кода с возможностью перемежения: № 2023630231: заявл. 15.11.2023; опубл. 20.11.2023 / А. С. Волков, А. В. Солодков, И.А. Свиридов; заявитель: Национальный исследовательский университет «Московский институт электронной техники». – EDN: XCDNQG.


Скачать статью

mai.ru — информационный портал Московского авиационного института

© МАИ, 2000—2025

 Вход